


Dispositivos Lógicos Programáveis

Prof. Luciano L. Caimi
lcaimi@uffs.edu.br

Introdução

Classificação Hierárquica por tipo de aplicação e customização



Dispositivos Lógicos Programáveis

PLD (Programmable Logic Device) — são circuitos integrados com grande número de portas lógicas (AND, OR, NOT), flip-flops e registradores em um único CI, cuja interligação pode ser definida pelo projetista após a fabricação.

Programável

A lógica interna é definida pelo usuário, não em fábrica

Reutilizável

A maioria dos dispositivos modernos admite reprogramação


Integrado

Substitui dezenas de CIs discretos em um único componente

Nota histórica:

Os PLDs surgiram nos anos 1970 como alternativa aos CIs TTL discretos. Com o avanço da tecnologia CMOS, evoluíram de simples SPLDs para complexos FPGAs com milhões de células lógicas.

Dispositivos Lógicos Programáveis



► Tecnologias de Programação

O mecanismo de armazenamento da configuração define as propriedades do dispositivo:

Fusível (Fuse)



Programação única — OTP - One Time Programming

Fusíveis são queimados para abrir conexões. Irreversível. Usado em PROMs antigas e PLDs OTP (One-Time Programmable).

Antifusível



Programação única — OTP - One Time Programming

Cria conexões (ao contrário do fusível). Alta confiabilidade e desempenho. Usado em FPGAs de alto desempenho (ex.: Actel/Microsemi).

EPROM / EEPROM



Reprogramável (elétrico/UV)

EPROM: apagada por luz ultravioleta. EEPROM: apagada eletricamente byte a byte. Usada em PLDs da família GAL e CPLDs.

Flash



Reprogramável — não volátil

Variante da EEPROM, apaga em blocos. Retém configuração sem alimentação. Usada em CPLDs modernos (ex.: MAX V, Lattice MachXO).

SRAM



Reprogramável — volátil

Configuração armazenada em células SRAM. Rapidamente reprogramável, mas precisa ser recarregada a cada boot. Usada em FPGAs (Xilinx, Intel).


► Arranjos Lógicos Programáveis

Consiste de um circuito que possui uma estrutura interna baseada em um conjunto de portas **AND-OR** (o conjunto de portas *AND* e *OR* são chamados de **arranjos**)

- as entradas do arranjo estão conectadas as portas AND
- As saídas das portas AND estão conectadas as entradas das portas OR
- As saídas do arranjo estão conectadas as portas OR

Dispositivos Lógicos Programáveis

► Arranjos Lógicos Programáveis



► Arranjos Lógicos Programáveis

O nome do arranjo lógico programável é dado de acordo com qual elemento é programável:

- **PAL** – Programmable Array Logic
portas **AND** programáveis
- **PLA** – Programmable Logic Array
portas **AND** e **OR** programáveis
- **PROM** – Programmable Read-Only Memory
portas **OR** programáveis


Dispositivos Lógicos Programáveis

O nome do dispositivo indica qual dos arranjos pode ser configurado pelo usuário:

PROM	PAL	PLA
<i>Programmable Read-Only Memory</i>	<i>Programmable Array Logic</i>	<i>Programmable Logic Array</i>
Arranjo AND Arranjo OR	Arranjo AND Arranjo OR	Arranjo AND Arranjo OR
FIXO PROG.	PROG. FIXO	PROG. PROG.
Arranjo AND é fixo (decodificador). Apenas o arranjo OR é programável pelo usuário.	Arranjo AND é programável. Arranjo OR é fixo (pré-conectado em fábrica).	Ambos os arranjos (AND e OR) são programáveis. Maior flexibilidade, porém mais complexo.


► PROM: Programmable Read-Only Memory

- Elemento de memória — armazena uma tabela-verdade completa
- Arranjo AND fixo (decodificador): gera todos os 2^n mintermos para n entradas
- Arranjo OR programável: o usuário define quais mintermos compõem cada saída
- Programação única (OTP) via queima de fusíveis internos
- Vantagem: implementa qualquer função de n variáveis sem simplificação
- Desvantagem: cresce exponencialmente com o número de entradas (2^n linhas)




Dispositivos Lógicos Programáveis

► PROM



(a)



(b)

Exercícios:

1) tabela-verdade?


2) programação?

Entrada			Saída		
I2	I1	I0	O2	O1	O0
0	0	0	1	0	0
0	0	1	0	1	1
0	1	0	1	0	0
0	1	1	0	0	1
1	0	0	0	0	1
1	0	1	0	0	0
1	1	0	1	1	0
1	1	1	0	0	0

► PAL: Programmable Array Logic


No PAL, o arranjo AND é programável e o arranjo OR é fixo (pré-conectado em fábrica). O número de termos-produto por saída é limitado pela estrutura do OR fixo.

- Arranjo AND programável: o projetista define quais variáveis (e seus complementos) entram em cada porta AND
- Arranjo OR fixo: cada saída recebe um número fixo de termos produto (ex: 2, 4 ou 8 termos por saída)
- Limitação: o número de termos por saída (fanout) é fixo — funções com muitos mintermos podem não caber
- Vantagem: mais simples e mais rápido que a PLA, pois tem menos elementos programáveis



Dispositivos Lógicos Programáveis

► PAL




$$S_0 = ?$$

$$S_1 = ?$$

Dispositivos Lógicos Programáveis

► PAL

Para a PAL16L8 com entradas D, C, B, A — identifique as equações das 4 saídas:



Q0 = ?


Q1 = ?

Q2 = ?

Q3 = ?

Dispositivos Lógicos Programáveis

► PAL




$$\begin{aligned} O_3 &= AB + \bar{C}\bar{D}; O_2 = ABC \\ O_1 &= ABC\bar{D} + \bar{A}BCD; \\ O_0 &= A + B\bar{D} + C\bar{D} \end{aligned}$$

Dispositivos Lógicos Programáveis

► PAL

PAL16H8



Dispositivos Lógicos Programáveis

► PLA


No PLA, ambos os arranjos AND e OR são programáveis. Isso a torna a mais flexível das três arquiteturas SPLD, permitindo compartilhamento de termos-produto entre saídas diferentes.

Característica	PROM	PAL	PLA
Arranjo AND	Fixo	Programável	Programável
Arranjo OR	Programável	Fixo	Programável
Compartilha termos	Sim	Não	Sim
Complexidade	Baixa	Média	Alta
Velocidade	Média	Alta	Média

Dispositivos Lógicos Programáveis



► PLA

- tem as portas *AND* e *OR* programáveis
- mais robusta e genérica que PAL e PROM




Dispositivos Lógicos Programáveis

► PLA




$S_0 = ?$

$S_1 = ?$




Dispositivos Lógicos Programáveis

Exercício: codificador BCD – 7segmentos usando PLA




Dispositivos Lógicos Programáveis

Exercício: codificador BCD – 7segmentos usando PLA



► Complex PLD

Os *CPLDs* podem ser vistos como dispositivos que utilizam em sua estrutura vários *PLD's* (*PLA* ou *PAL*). Cada *PLA* ou *PAL* formam células que são interligadas através de conexões programáveis



CPLDs são formados por múltiplos blocos PLD (células semelhantes a PAL ou PLA) interconectados por uma matriz de roteamento programável centralizada — o PIM (Programmable Interconnect Matrix)

Bloco Lógico (Macro célula)

Contém a lógica AND-OR + flip-flops. Cada macro célula implementa uma função combinacional ou sequencial

IOB — Blocos de E/S


Controlam a direção (entrada/saída/bidirecional) e características elétricas dos pinos

PIM — Matriz de Interconexão Programável

Barramento central que conecta todos os blocos lógicos entre si e com as entradas/saídas


Não volátil (Flash/EEPROM)

A configuração é retida sem alimentação. Inicia operação imediatamente após power-on




► Exemplo CPLD comercial

CPLD Max 7000E da Altera



► Field Programmable Gate Arrays

- Mais complexos que PLDs e CPLDs
- Não possui planos AND e OR, mas **Blocos Lógicos Configuráveis**
- Possui 3 blocos básicos:
 - CLBs – Configuration Logic Blocks
 - IOB - IO Blocks
 - SM - Switch Matrix



FPGA: Field Programmable Gate Arrays

FPGAs são os dispositivos lógicos programáveis mais complexos. Ao invés de planos AND-OR, utilizam Blocos Lógicos Configuráveis (CLBs) baseados em Look-Up Tables (LUTs), capazes de implementar qualquer função lógica de N entradas



CLB

Configurable Logic Block

Núcleo computacional.
Contém LUTs,
multiplexadores e flip-flops
para implementar lógica
combinacional e sequencial



IOB

Input/Output Block

Interface entre a lógica
interna e os pinos externos.
Controla tensão, direção,
resistores de pull-up/down e
padrões de sinal (LVCMOS,
LVDS...)




SM

Switch Matrix (Roteamento)

Malha de interconexão
programável que conecta
CLBs entre si e com os IOBs.
Define os caminhos dos
sinais em toda a FPGA


FPGA: Field Programmable Gate Arrays

► Field Programmable Gate Arrays



► CLB: Configuration Logic Blocks


- Permite implementar lógica combinacional e lógica sequencial
- Permite implementar qualquer função lógica de N entradas
- Composta por (pelo menos):
 - LUT – look-up table
 - Multiplexadores
 - Flip-flops



FPGA: Field Programmable Gate Arrays


► Exemplo estrutura CLB: Xilinx XC4000

- 13 "pinos" de entrada
- 4 "pinos" de saída
- 3 geradores de funções
- 2 flip-flops
- Funções "C" permutáveis
- Aritmética com lógica de carry rápida (não visível)



FPGA: Field Programmable Gate Arrays

► LUT: Look-Up Table





$$a'b'c'd' + abcd + abc'd' = 1000\ 0000\ 0000\ 1001 = 0x8009$$

FPGA: Field Programmable Gate Arrays

► Switch Matrix



Conexão Programável



FPGA: Field Programmable Gate Arrays

► Switch Matrix



Conexão Programável



FPGA: Field Programmable Gate Arrays

► IO Block


- Os IOBs são a interface entre a lógica interna da FPGA e os pinos físicos do encapsulamento. Cada pino externo possui um IOB dedicado, totalmente configurável pelo projetista.
- Características:
 - Entrada, saída, ou bidireccional
 - Com registo ou apenas combinató
 - Saída tri-state



FPGA: Field Programmable Gate Arrays


► IO Block: FPGA XC 4000 Xilinx

Possui 80 IOB's




FPGA: Field Programmable Gate Arrays

► Exemplo simples



FPGA: Field Programmable Gate Arrays

► Exemplo simples



$$f_1 = x_1 x_2$$

$$f_2 = \overline{x_2} x_3$$

$$f = x_1 x_2 + \overline{x_2} x_3$$

FPGA: Field Programmable Gate Arrays

FPGAS MODERNAS

FPGAs modernas incluem blocos de hardware dedicado para acelerar operações comuns:

Block RAM (BRAM)



Memória SRAM dual-port embutida na FPGA (tipicamente 36 Kbits por bloco). Usada para FIFOs, buffers, ROMs e caches

Processador Embarcado



Núcleos ARM hard (Zynq) ou soft (MicroBlaze) podem ser instanciados na FPGA, criando SoCs completos no chip.

DSP Slices



Multiplicadores e somadores dedicados em hardware (ex.: 18×18 bits). Fundamentais para processamento de sinais digitais e filtros FIR/IIR.

Transceivers SerDes



Interfaces seriais de alta velocidade (PCIe, SATA, 10GbE) integradas ao chip, a vários Gbps.

PLL / MMCM



Phase-Locked Loop e Mixed-Mode Clock Manager. Geram, multiplicam, dividem e defasam sinais de clock com alta precisão.

I/O Dedicados



Pinos de alta velocidade com suporte a DDR3/4, DisplayPort, HDMI e outros protocolos padrão.

Conclusão

Visão geral das características de cada família de dispositivos lógicos programáveis:

Característica	PROM	PAL	PLA	CPLD	FPGA
Arranjo AND	Fixo	Prog.	Prog.	LUT/Macro	LUT
Arranjo OR	Prog.	Fixo	Prog.	LUT/Macro	LUT
Lógica sequencial	Não	Sim*	Sim*	Sim	Sim
Capacidade	Baixa	Baixa	Baixa	Média	Alta
Reprogramável	Não	Var.	Var.	Sim	Sim
Volátil	Não	Não	Não	Não	Sim*
Velocidade (tipica)	ns	ns	ns	ns-μs	μs-ms
Custo relativo	Baixo	Baixo	Baixo	Médio	Alto
Exemplo comercial	27C256	16L8	22V10	MAX V	Artix-7

Cada tecnologia tem nichos de aplicação bem definidos na indústria:

PROM / PAL / PLA

Decodificadores de endereço, lógica de controle simples, Cola lógica (glue logic) em sistemas legados.

CPLD

Sequenciadores de boot, controladores de barramento, interface entre processador e periféricos, máquinas de estado simples.

FPGA

Processamento de sinais (SDR, radar), visão computacional, prototipagem de processadores, aceleração de IA/ML, infraestrutura de rede (datacenters), sistemas aeroespaciais e de defesa.